Datos de Diseño de un temporizador digital con FPGA
Datos del blog
- Introducción
Universidad Nacional Experimental Politécnica "Antonio José De Sucre" Post-Grado: Maestría en Ingeniería en Electrónica Profesor: Ing. Angel Custodio Ph D. Alumnos: Ing. Williams Trinitario wtrinitario@edelca.com.ve Ing. Edgart Marchán edgartmarchan@cantv.net Materia: Electrónica Integrada.
- Autor/a
- edgart
- URL
- http://tempfpga.obolog.com
Últimos mensajes en Diseño de un temporizador digital con FPGA
-
Diseño de un temporizador digital mediante ...
por edgart | hace 7 meses | 0 comentariosResumen: Se presenta el desarrollo de la programación y diseño, en VHDL y simbólico, de un circuito temporizador, a través del dispositivo lógico programable FPGA; del fabricante ALTERA, haciendo uso del software Quartus II, licencia de 30 días de evaluación, del fabricante. Se realizó la ...